Дисциплина: Электроника, цифровые устройства и микропроцессоры


Скачать 297.08 Kb.
НазваниеДисциплина: Электроника, цифровые устройства и микропроцессоры
страница1/3
Дата публикации14.09.2014
Размер297.08 Kb.
ТипДокументы
referatdb.ru > Информатика > Документы
  1   2   3
Дисциплина: Электроника, цифровые устройства и микропроцессоры.

  1. Булевы функции от одной переменной. Обозначение функции. Название логической операции. Название логического элемента. Булевы функции от двух переменных. Аксиомы для логических операций.

  2. Конъюнктивный переместительный закон. Дизъюнктивный переместительный закон. Конъюнктивный сочетательный закон. Дизъюнктивный сочетательный закон. Конъюнктивный распределительный закон. Дизъюнктивный распределительный закон. Закон исключения повторения. Закон поглощения. Закон склеивания. Закон де Моргана.

  3. Совершенная дизъюнктивная нормальная форма. Минтермы. Теорема Шеннона. Сокращенные, тупиковые и минимальные дизъюнктивные нормальные формы представления функций. Совершенная конъюнктивная нормальная форма (СКНФ). Макстермы. Теорема о СКНФ. Представление функций с не полностью заданными аргументами в дизъюнктивной нормальной форме.

  4. Минимизация булевых функций методом непосредственных преобразований, карта Карно, диаграмм Вейча.

  5. Минимизация булевых функций методом Квайна и Квайна-Мак Класки.

  6. Диодные логические элементы И, ИЛИ, И-ИЛИ. Принципиальные электрические схемы И, ИЛИ, И-ИЛИ, принцип работы, условное графическое обозначение, временные диаграммы работы.

  7. Диодно-транзиторная логика. Принципиальные электрические схемы И-НЕ, ИЛИ-НЕ, принцип работы, условное графическое обозначение, временные диаграммы работы.

  8. Транзисторная логика ТЛ, ТЛНС, ТЛРС и ТЛРКС. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  9. Интегральная инжекционная логика. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  10. ТТЛ с простым инвертором. ТТЛ со сложным инвертором. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  11. ТТЛШ, ТТЛШ с открытым коллекторным выходом и тремя состояниями. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  12. Логические элементы эмиттерно-связной логики. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  13. Логические элементы на n-МОП-транзисторах. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  14. Логические элементы на p-МОП-транзисторах. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  15. Логические элементы на КМОП-транзисторах. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  16. Логические элементы на МЕП-транзисторах. Принцип работы, условное графическое обозначение, временные диаграммы работы.

  17. Этапы построения логической схемы. Синтез логических устройств в заданном базисе логических элементов. Особенности построения логических устройств на реальной элементной базе. Логические элементы для реализации сложных функций.

  18. Мультиплексоры и демультиплексоры. Синтез комбинационных схем на мультиплексорах.

  19. Дешифраторы, дешифраторы-демультиплексоры и шифраторы. Линейные дешифраторы. Прямоугольные или матричные дешифраторы. Пирамидальные дешифраторы.

  20. Сумматоры. Одноразрядные сумматоры. Многоразрядные арифметические сумматоры. Последовательные сумматоры. Параллельные сумматоры с последовательным переносом. Сумматоры с параллельным переносом. Сумматоры с групповым переносом. Накапливающие сумматоры.

  21. Двоично-десятичные сумматоры. Одно- и многоразрядные алгебраические сумматоры. Сумматоры чисел, представляющих в формате с плавающей запятой. Арифметические умножители.

  22. Устройства сравнения и контроля нечетности. Одноразрядные компараторы. Многоразрядные компараторы.

  23. Преобразователи двоично-десятичного кода в двоичный код. Преобразователи двоичного кода в двоично-десятичный код. Взаимное преобразование двоичного кода и кода Грэя.

  24. Триггерные элементы цифровых устройств. Классификация триггеров и их общие характеристики. Способ схемной реализации. Статические, импульсно-статические, динамические и квазистатические триггеры.

  25. Функционирование RS-, D-, T-, JK-триггеров. Таблица истинности триггеров. Обратная таблица истинности триггеров. Условное графическое изображение триггеров. Алгебраическая и временная диаграммы. Взаимозаменяемость триггеров.

  26. Способ записи информации в триггер. Способ управления записью информации в триггер. Требования и параметры, характеризующие триггерные устройства.

  27. Статические триггеры. Триггеры с управлением записью вида L (высокий уровень, положительная логика), (низкий уровень, отрицательная логика). Карта Карно RS-триггера. Схема однофазного триггера и его условное обозначение. Схемы парафазного триггера на логических элементах ИЛИ-НЕ, И-НЕ, условное обозначение триггера, карта Карно и диаграмма работы.

  28. Схема однофазного триггера и его условное обозначение. Схема парафазного триггера и его условное обозначение. Схема парафазного –триггера и его условное обозначение. Карта Карно и схема JK-триггера. Схема счетного Т-триггера.

  29. Тактируемые триггеры. Карта Карно, схемы, условное обозначение и диаграмма работы -триггеров на элементах И-НЕ, И-ИЛИ-НЕ. Схемы, условное обозначение и диаграмма работы -триггеров на элементах ИЛИ-НЕ, И-ИЛИ-НЕ. Карта Карно, схема, условное обозначение и диаграмма работы однофазного -триггеров на элементах И, ИЛИ, НЕ. Схемы, условное обозначение и диаграмма работы парафазного -триггера.

  30. Карта Карно, схемы, условное обозначение и диаграмма работы однофазного и парафазного триггеров. Схема однофазного -триггера на элементе T-TTL-типа. Схема -триггера.

  31. Триггеры с управлением записью вида F, у которых прием и фиксация информации совмещены во времени. (F – фронт сигнала, - среза сигнала).

  32. Схема, условное обозначение и диаграмма работы - триггера, , - триггеров, - триггера, , - триггеров, , –триггеров, – триггера, – триггера на основе – триггера, – триггера.

  33. Триггеры, в которых прием и фиксация информации разнесены во времени. Двухступенчатые триггеры Master-Slave (M-S). M-Sтриггеры с блокирующим инвертором. M-S триггеры с двумя блокирующими инвертерами.

  34. M-S триггеры с запрещающими связями. M-S триггеры с разнополярным тактированием. M-Sтриггеры с блокирующими транзисторами. Тактируемые D-триггеры с управлением записью вида . Триггеры с управлением записью вида . Триггеры с управлением записью вида , . Триггеры с управлением записью вида ,, (f – фронт тактируемого импульса, – реза тактируемого импульса). Триггеры с управлением записью вида ,

  35. Импульсно-статические триггеры. Триггеры видов , . Триггеры на МОП- и КМОП-элементах. Статические триггеры. Схема, условное обозначение и диаграмм работы -триггера на КМОП-элементах с использованием двунаправленных ключей и двух инвертеров.

  36. Схема, условное обозначение и диаграмм работы - триггера на КМОП-элементах. Схема, условное обозначение и диаграмм работы -триггера на КМОП-элементах с использованием вентильных и блокирующих транзисторов (ВБ). Схема, условное обозначение и диаграмм работы парафазного -триггера на КМОП-элементах с ВБ.

  37. Динамические триггеры. Схема -триггера, условное обозначение и диаграмма работы. Квазистатические триггеры. Схема -триггера, условное обозначение и диаграмма работы. Двухфазные квазистатические -триггеры на МОП-транзисторах n-типа.

  38. Двухфазные -триггеры на КМОП-элементах. Трехфазные квазистатические -триггеры. Трехфазные квазистатические -триггеры на КМОП-элементах.

  39. Логические методы синтеза триггерных структур.

  40. Параллельные регистры. Однофазные параллельные регистры двухтактного и однотактного действия. Парафазные параллельные регистры. Сдвигающие (последовательные) регистры и их классификация.

  41. Сдвигающие регистры многотактного действия. Сдвигающие регистры однотактного действия. Сдвигающие регистры на триггерах вида . Сдвигающие регистры на триггерах вида . Сдвигающие регистры на триггерах вида F, Fi. Сдвигающие регистры на многотактных триггерах.

  42. «Протяженные» сдвигающие регистры однотактного действия. Однотактные «протяженные» сдвигающие регистры на основе многотактных триггерах.

  43. Классификация счетчиков. Способ кодирования или представления состояний счетчика. Целевое назначение счетчика. Способ установки кода в счетчике. Счетчики на основе триггерных устройств. Последовательные параллельные счетчики с непосредственными связями. Параллельные счетчики с непосредственными связями.

  44. Параллельно-последовательные счетчики с непосредственными связями. Счетчик с последовательным переносом. Счетчик с параллельным переносом.

  45. Счетчик с параллельно-последовательным переносом. Счетчики на триггерах F, Fi, -типа. Вычитающие счетчики. Работа счетчика, фиксирующего информацию по фронту , в режиме фиксации по фронту F.

  46. Реверсивные счетчики. Счетчики с естественным порядком счета. Счетчики с КСЧ 2n, использующие R-входы. Счетчики с произвольным порядком счета. Счетчики с принудительным насчетом. Счетчики с начальной установкой кода. Адресные счетчики. Логические методы синтеза счетчиков. Безвентильные счетчики.

  47. Счетчики на кольцевых сдвигающих регистрах. Счетчики с постоянно взвешенными кодами. Счетчики на регистрах с перекрестными связями. Сдвигающие счетчики на совмещенных схемах. Полиноминальные счетчики. Счетчики, построенные по схеме регистр-сумматор. Сдвигающие счетчики на основе специальных кольцевых схем.

  48. Многостабильные схемы. Однофазные многостабильные триггеры (МТ). Многофазные многостабильные триггеры. Многоустойчивые пересчетные схемы.

  49. Многостабильные пересчетные схемы, построенные по способу Master-Slave (M-S). Многостабильные пересчетные схемы, построенные по способу многостабильного триггера (МТ) и коммутирующих триггеров. Многостабильные пересчетные схемы, построенные по способу многостабильного триггера (МТ) и запоминающего регистра. Многостабильные пересчетные схемы, построенные на полусчетных кольцах.

  50. Реверсивные многостабильные пересчетные схемы. Многоразрядные счетчики на многостабильных пересчетных схемах. Реверсивные счетчики на многостабильных пересчетных схемах. Синтез счетчиков без избыточных кодовых комбинаций на основе многостабильных пересчетных схем.

  51. Общая характеристика памяти. Функция памяти. Основные параметры памяти.

  52. Входные и выходные сигналы памяти. Временные характеристики памяти. Способы доступа к данным в памяти. Основные структуры памяти. Понятие структуры памяти. Память со структурой 2D. Память со структурой 3D. Память со структурой 2DM. Память с последовательным доступом.

  53. Кэш-память. Общая характеристика кэш-памяти. Полностью ассоциативный кэш. Кэш-память с прямым размещением. Наборно-ассоциативный кэш. Постоянная память. Общая характеристика постоянной памяти. Микросхемы постоянных запоминающих устройств. Микросхемы программируемых постоянных запоминающих устройств. Микросхемы РПЗУ-ЭС на МНОП-транзисторах. Микросхемы РПЗУ на ЛИЗМОП-транзисторах.

  54. Флэш-память. Общая характеристика флэш-памяти. Микросхема файловой флэш-памяти. Основные направления развития флэш-памяти. Паять типа Strata Flash.

  55. Статические запоминающие устройства. Общая характеристика статических запоминающих устройств. Модуль статической памяти. Динамическая память. Принцип построения динамического запоминающего элемента. Схема динамического запоминающего устройства. Динамические запоминающие устройства. FPM. EDORAM. BEDORAM. MDRAM. SDRAM. RDRAM. DRDRAM. CDRAM. Регенерация динамической памяти. Модуль динамической памяти. Принципы организации стековой памяти. Аппаратный стек. Аппаратно-программный стек.

  56. Классификация арифметико-логических устройств. Обобщенная структура АЛУ. Языки описания операционных устройств. Устройства управления.

  57. Управляющие автоматы со схемной логикой. Структурный синтез управляющего автомата с схемной логикой. Синтез микропрограммного автомата с программной логикой. Центральное устройство управления.

  58. Алгоритм сложения двоичных чисел. Функциональная схема АЛУ для выполнения операции сложения. Микропрограмма сложения. Принципиальная схема модуля операционного блока. Проектирование модуля управляющего блока.

  59. Алгоритмы вычитания двоичных чисел. Функциональная схема АЛУ для выполнения операции вычитания. Микропрограмма вычитания. Принципиальная схема модуля операционного блока. Проектирование модуля управляющего блока.

  60. Алгоритмы сложения и вычитания двоичных чисел. Функциональная схема АЛУ для выполнения операции сложения и вычитания. Микропрограмма сложения и вычитания двоичных чисел. Принципиальная схема модуля операционного блока. Проектирование модуля управляющего блока.

  61. Алгоритм умножения двоичных чисел со сдвигом суммы частичных произведений вправо. Функциональная схема АЛУ для выполнения операции умножения. Микропрограмма умножения целых чисел. Модуль операционного блока для умножения целых чисел. Модуль управляющего блока. Принципиальная схема модуля управляющего блока.

  62. Алгоритм деления целых чисел. Функциональная схема АЛУ для микропрограммы деления. Микропрограмма деления целых чисел без восстановления остатка. Принципиальная схема модуля операционного блока для микропрограммы деления. Схема второго уровня управления операционным блоком. Принципиальная схема автомата Мили для операции деления.

  63. Микропроцессор. Цифровая обработка информации. Аппаратная реализация вычислений. Программная реализация вычислений. Структура и функциональная организация процессора.

  64. Архитектура процессора. Прерывание. Организация многоуровневой памяти компьютера. Кэш-память. Страничная организация памяти. Расслоение памяти.

  65. Классификация архитектур микропроцессоров. Архитектура процессоров с параллелизмом уровня команд. Организация многоуровневой памяти в микропроцессорах.

  66. Ускорение переключения контекста процессора. Расширение функциональных возможностей микропроцессоров. Стандартизация архитектур микропроцессоров.

  67. Мультитредовые микропроцессоры. Основы мультитредовой архитектуры. Выявление тредов. Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков управления программы.

  68. Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков данных программы. Специфика мультитредовых моделей распараллеливания.

  69. Развитие архитектур микропроцессоров. Влияние элементной базы на реализуемость архитектур. Однокристальные векторно-конвейерные процессоры.

  70. Причины перехода к построению однокристальных мультипроцессорных систем. Подходы к построению однокристальных мультипроцессорных систем.

  71. Универсальные микропроцессоры. Микропроцессоры с архитектурой х86. Микропроцессоры с архитектурой Alpha. Микропроцессоры с архитектурой SPARC. Микропроцессоры с архитектурой MAJC.

  72. Однокристальные микроконтроллеры с CISC-архитектурой. Архитектура и функциональные возможности однокристальных микроконтроллеров. Система команд. Расширение возможностей однокристальных микроконтроллеров. Применение однокристального микроконтроллера 83C51FA.

  73. Архитектура и функциональные возможности 16-разрядных однокристальных микропроцессоров MCS 196/296.

  74. Однокристальные микроконтроллеры с RISC-архитектурой. PIC-контроллеры компании Microchip: 12 и 14-разрядные PIC12С509, PIC12675, rfPIC12С509, rfPIC12С675, PIC16x5хх, PIC16x6хх, PIC16x7хх, PIC16x8хх, PIC16x9хх; 16-разрядные PIC17C4х, PIC17C5х, PIC17С6х, PIC18Сxхх.

  75. Однокристальные микроконтроллеры AVR семейств Tiny и Mega компании ATMEL

  76. Однокристальные микроконтроллеры британской компании ARM.

  77. Однокристальные микроконтроллеры ST7 французской компании STMicroelectronics.

  78. Микропроцессоры с архитектурой РА. Микропроцессоры с архитектурой Power и PowerPC. Микропроцессоры компании MIPS (Silicon Graphics).

  79. Микропроцессоры обработки сигналов. Сигнальные микропроцессоры компании Texas Instruments.

  80. Сигнальные микропроцессоры компании Analog Devices. Сигнальные микропроцессоры компании Motorola.

  81. Коммуникационные процессоры. Микропроцессор МРС8260. Сетевые микропроцессоры компании Intel.

  82. Медийные микропроцессоры. Микропроцессор Mediaprocessor компании MicroUnity. Микропроцессор TriMedia компании Philips.

  83. Микропроцессор Mpact Media Engine компании Chromatic Research. Микропроцессор NV1 компании Nvidia. Микропроцессор MediaGX компании Cyrix

  84. Архитектура и структура транспьютеров фирмы Inmos. Архитектурные и структурные особенности Т-9000. Транспьютер подобные микропроцессоры серии "Квант".

  85. Нейропроцессоры. Основы организации нейросетевых вычислений. Основные понятия теории нейронных сетей.

  86. Организация функционирования нейросети. Алгоритмы обучения многоуровневых персептронных сетей. Аппаратные средства, интерпретирующие алгоритмы, заданные нейронной сетью. Подходы к аппаратной реализации нейросетей. Нейрочипы.

  87. Общая характеристика интерфейсов. Классификация интерфейсов. Системные интерфейсы.

  88. Интерфейсные микросхемы. Генераторы тактовых импульсов. Буферные регистры и двунаправленные шинные формирователи. Контроллер системной шины. Арбитр шины.

  89. Программируемые интерфейсные контроллеры. Общая характеристика. Программируемый контроллер прерываний. Контроллер прямого доступа к памяти.

  90. Программируемый таймер. Программируемый параллельный интерфейс. Программируемый последовательный интерфейс.
  1   2   3

Похожие рефераты:

Титульный лист программы обучения по дисциплине (Syllabus) Форма
...
Методические указания к выполнению курсовой работы по дисциплине...
«Цифровые устройства и основы вычислительной техники» по дисциплине Цифровые устройства и микропроцессоры
Методические рекомендации и указания по изучению дисциплины Цифровые...
Титульный лист методических рекомендаций и указаний, методических рекомендаций, методических указаний
«Цифровые устройства обработки информации: цифровой фотоаппарат»
Вопр. Какие наиболее распространенные цифровые устройства обработки информации вам известны?
Методические указания к выполнению лабораторных работ по дисциплинам «Электроника»
«Электроника», «Основы электроники», «Микроэлектроника», «Схемотехника», «Электроника и схемотехника аналоговых устройств», «Электропреобразовательные...
Методические указания к выполнению лабораторных работ по дисциплинам «Электроника»
«Электроника», «Основы электроники», «Микроэлектроника», «Схемотехника», «Электроника и схемотехника аналоговых устройств», «Электропреобразовательные...
Содержание программы
В основу программы положены следующие вузовские дисциплины: «Радиотехнические цепи и сигналы», «Цифровая обработка сигналов», «Радиотехнические...
Уроку информатики в 10 классе по теме «цифровые устройства»
Поиск материала и создание презентации к уроку информатики в 10 классе по теме «цифровые устройства»
Программа вступительного экзамена по специальности 05. 12. 14 радиолокация...
«Радиоавтоматика», «Радиолокация и радионавигация», «Радиоприемные тракты радиолокации и на-вигации», «Радиопередающие устройства»,...
Программа вступительного экзамена по специальности 05. 12. 14 радиолокация...
«Радиоавтоматика», «Радиолокация и радионавигация», «Радиоприемные тракты радиолокации и на-вигации», «Радиопередающие устройства»,...

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
referatdb.ru
referatdb.ru
Рефераты ДатаБаза